デジタル人材の育成

未踏IT人材発掘・育成事業:2020年度採択プロジェクト概要(杉山PJ)

1.担当プロジェクトマネージャー

  • 田中 邦裕(さくらインターネット株式会社 代表取締役社長)

2.採択者氏名

  • 杉山 優一(東京大学 大学院 情報理工学系研究科 創造情報学専攻 修士1年)

3.採択金額

  • 2,736,000円

4.テーマ名

  • ハードウェアセキュリティ検査システムの開発

5.関連Webサイト

  • なし

6.申請テーマ概要

近年、SpectreやMeltdownなどのマイクロアーキテクチャに対する脆弱性が発見され、ハードウェアセキュリティのリスクがさらに高まっている。また、オープンソースなRISC-VコアやSoC(System-on-a-Chip)の実装も増え、IoT機器やAIアクセラレータとしても利用されるようになり、プロセッサデザイン検証の必要性も増している。しかし、ソフトウェアセキュリティを検査するための技術やツールは多く存在するが、ハードウェアセキュリティを検査するためのものは少ない。
本プロジェクトでは、RTL(Register Transfer Level)で記述されたハードウェアデザインに存在するバグや脆弱性を、ファジングを用いて効率よく検査するシステムを開発する。既存のハードウェアセキュリティ検査手法は、ハードウェアセキュリティに関する専門知識やハードウェアデザインを別の言語で書き直す必要があり、手動で行わなければならない作業が多く、とても大変な作業である。また、キャッシュの状態や実行時間の違いによって発生するバグや脆弱性を発見することが難しいことや、大規模なハードウェアデザインに対して効率よく検査を行うことが難しいといった課題もある。そこで、セキュリティポリシーに基づいたセキュリティ検査を行う機構をハードウェアデザイン内に追加し、ファジングを用いてそのセキュリティポリシーに違反する入力値を効率よく生成し、既存の手法では発見することが難しかったバグや脆弱性を、より短い時間で発見できるようにすることを目指す。

7.採択理由

社会のコンピュータへの依存度が高まる中で、セキュリティは非常に重要な分野であるが、最近ではSpectreやMeltdownなどのマイクロアーキテクチャに対する脆弱性が話題となり、ハードウェアのセキュリティに注目が集まっている。
そのような中で、ファジングを活用して演算器などのバグや脆弱性を発見し、サイドチャネル攻撃などへの耐性を検査するという提案は未踏性もあり、かつ完成した時の社会への有益性も高く、そして実現可能性もあると考え採択した。