

ハードウェア脆弱性評価の最新技術動向 に関するセミナー — CARDIS参加報告 —

2016年2月4日

独立行政法人 情報処理推進機構 技術本部 セキュリティセンター





ハードウェアセキュリティトピックの 紹介

様々な情報機器に用いられる セキュリティICチップ



IPA



利用環境によって異なる脅威



想定される利用環境における脅威・攻撃の分析が重要。 脅威・攻撃に対抗できるセキュリティ対策が必要となる。





Non-Invasive Attack

- チップ内部への物理的侵入を伴わない攻撃
- 例: サイドチャネル解析
- Invasive Attack
 - チップ内部への物理的侵入を伴う攻撃
 - 例: プロービング、回路改変
- Semi-Invasive Attack
 - パッケージの開封(穴開け)程度は行うが、パシベーション 層までは破壊しない
 - 例: レーザー攻撃





- ・暗号機能を実装したハードウェア(スマートカード等)の動作中に、そのハードウェアの状態を観測することで得られる情報を利用して、暗号鍵といった秘密情報の復元を試みる
 - 消費電力 → 電力解析 (Power Analysis)
 - 電磁場 → 電磁解析 (Electromagnetic Analysis)
 - 処理時間 → タイミングアタック
 - その他
 - キャッシュヒット/ミス
 - 分岐予測



AESアルゴリズム



AES: AddRoundKeyの処理



• 4ブロックを1列として,列ごとに拡大鍵とXOR処理。



AES:SubBytesの処理



•128ビットのデータを1バイト(8ビット)ごとに16のサブブロックに分割。 •各ブロックでは1バイトの入力データを1バイトの出力データへ置換。



AES: ShiftRowsの処理



・ 4ブロックを1行として,行ごとに左シフト処理。





AES: MixColumsの処理



•4ブロックを1列として、列ごとに列ベクトルの変換。



11

AES: S-Boxの定義の詳細



1バイト(8ビット)の値aに対し、

- 逆元: $c = a^{-1}, a \mathcal{O} GF(2^8)$ における乗法の逆元 (ただし、 $a = 0 \mathcal{O}$ ときはc = 0)
- アフィン変換: 出力s = Mc ⊕ b:







• テーブル参照

ソフトウェア向き

		У															
		0	1	2	3	4	5	6	7	8	9	a	b	С	d	е	f
	0	63	7c	77	7b	f2	6b	6f	c5	30	01	67	2b	fe	d7	ab	76
[1	ca	82	c9	7d	fa	59	47	£0	ad	d4	a2	af	9c	a4	72	c0
[2	b7	fd	93	26	36	3f	£7	CC	34	a5	e5	f1	71	d8	31	15
[3	04	с7	23	c 3	18	96	05	9a	07	12	80	e2	eb	27	b2	75
[4	09	83	2c	1a	1b	6e	5a	a0	52	3b	d6	b3	29	e3	2f	84
	5	53	d1	00	ed	20	fc	b1	5b	6a	cb	be	39	4a	4c	58	cf
	6	d0	ef	aa	fb	43	4d	33	85	45	£9	02	7f	50	3с	9f	a8
_	7	51	a3	40	8f	92	9d	38	f5	bc	b6	da	21	10	ff	£3	d2
•[8	cd	0c	13	ec	5f	97	44	17	с4	a7	7e	3d	64	5d	19	73
	9	60	81	4f	dc	22	2a	90	88	46	ee	b8	14	de	5e	0b	Ъ
	а	e0	32	3a	0a	49	06	24	5c	c2	d3	ac	62	91	95	e4	79
	\mathbf{b}	e7	c8	37	6d	8d	d5	4e	a9	6c	56	£4	ea	65	7a	ae	08
[С	ba	78	25	2e	1c	aб	b4	c6	e8	dd	74	1f	4b	bd	8b	8a
	d	70	3e	b5	66	48	03	f6	0e	61	35	57	b9	86	c1	1d	9e
	е	e1	£8	98	11	69	d9	8e	94	9b	1e	87	e9	ce	55	28	df
	f	8c	a1	89	0d	bf	e6	42	68	41	99	2d	0f	b0	54	bb	16

[FIPS197]より



S-Boxの実装例: [CD05] Canright's Very Compact AES S-box



公開鍵暗号の例: RSA暗号の原理

- *p, q:* 巨大な素数
- *n=pq*: 巨大な素数の積
- e: 公開鍵, d: 秘密鍵
- · 暗号化: c ≡ m^e (mod n)
- ◆ 復号: *m* ≡ *c*^d (mod *n*)
- ◆ 署名: s ≡ m^d (mod n)
- 著名検証: m ≡ s^e (mod n)

巨大な数のべき乗剰余演算が必要

べき乗剰余演算の実装



バイナリ法(Square-and-Multiply)アルゴリズム

```
入力: M, d
d = d_1 d_2 \cdots d_n: dの2進数表現 (d_i = 0 \text{ or } 1)
```

```
S \leftarrow M
for i from 1 to n-1 do
S \leftarrow S * S \mod N
if d_i = 1 then
S \leftarrow S * M \mod N
end
end
return S
```

べき乗剰余演算に対するSPA



SquareとMultiplyのパターンから指数が分かる



サイドチャネル攻撃対策: message blindingとexponent blinding



- $c = m^d \mod N$
 - $m_r = mr^{-e} \mod N$ message blinding
 - $d_r = d + r\varphi(N)$ exponent blinding
 - $c_r = m_r^{d_r} \mod N$ blinded exponentiation
 - $c = c_r r \mod N$ message "unblinding"
- SとMの出現順序は、指数に依存する
 - dがランダムならば、指数のビットの出現順はRSAの実行ごとに異なる
 - mがランダムならは、中間値がランダムになり、予測困難 になる
- DPAは中間値の予測に基づく
- 中間値が予測できないと、DPAは有効でない

Java Card



- Javaテクノロジに基づく
- アプレットと呼ばれる、Javaベースのアプリケーションを搭載できる
- 複数のアプレットを搭載できる



Java Cardのセキュリティ機構



- Type Safety
 - 例えば、整数(int)型の値を異なる型に再解釈すること(type confusion)は禁止される
- Byte-code Verifier
 - 不正なバイトコードを検出する
 - カード上に実装される場合と、カード外で実行される場合 がある
- Defensive Virtual Machine
 - 不正なバイトコードの実行を防ぐ
- Firewall
 - あるアプレット上のデータを他のアプレットから保護する

Java Card Byte Code Verifier (BCV)

- バイトコードの整合性をチェック
 - 型の整合性
 - スタックオーバーフロー/アンダーフロー
 - オブジェクトの正しい初期化
 - ...
- Off-Card BCV



On-Card BCV

Java Card Files \longrightarrow Byte Code Verifier (BCV) \longrightarrow Installed Applet

Java Card Firewall



アプレットが、他のアプレットのデータやメソッド にアクセスすることを禁止する



Java Card Runtime Environment

Java Card: Type confusion



- ・どんなリファレンスも、元のタイプのリファレン
 スとして参照することしか許されない
- もしbyteの配列がshortの配列としてアクセス されると?



- 配列の境界を超えたアクセス!
- この現象をtype confusionと呼ぶ



ワークショップの内容紹介





- CARDIS (14th Smart Card Research and Advanced Application Conference)
 - Bochum, Germany
 - 2015/11/4-11/6
 - 17本の論文が採用
 - 6個のセッション
 - Side-Channel Attacks
 - Java Cards
 - Evaluation Tools
 - Fault Attacks
 - Countermeasures
 - Implementations
 - 2件の招待講演

注:以下のスライド中の図は、特に指定がない場合はCARDISのスライドが出典である

IPA

Higher-Order Threshold Implementation of the AES S-box

Thomas De Cnudde¹, Begül Bilginand¹, Oscar Reparaz¹, Ventzislav Nikov², and Svetla Nikova¹

¹KU Leuven, ESAT-COSIC and iMinds, Belgium ²NXP Semiconductors, Belgium

https://securewww.esat.kuleuven.be/cosic/publications/article-2575.pdf



・マスキング

- サイドチャネル攻撃への対策のひとつ
- 中間値を、ランダムな値で、XORなどの演算でマスクする ことにより、リークを防ぐ

例: AESの第1ラウンド (p: 平文、k: 鍵)

マスキングなし

 $x = p \oplus k$ y = SBox(x)

マスキングの例 (boolean masking) m = random $p_m = p \oplus m$ $x_m = p_m \oplus k$ $y_m = SBox_m(x_m)$



グリッチ (入力信号の変化)があると、消費電力がマスクなしの生のデータに依存することから、リークが完全には防げない



IPA



同じマスクに関連づいた2個の中間値からのリークを利用する攻撃

2つの中間値 u, vが同じマスク mでマスキングされていると、 $u_m = u \oplus m, v_m = v \oplus m$ マスクされた中間値同士の排他的論理和を取ると、 $u_m \oplus v_m = (u \oplus m) \oplus (v \oplus m) = u \oplus v$ マスクがなくなる! IPA



Threshold Implementation



- 入力が一様
- *d*th order non-completeness: fの要素関 数f_iのd個以下のどの組み合わせも、少な くとも1個のinput share x_iと独立である
- グリッチが起こってもリークが起こらない



AES S-boxをマスキングする





実装の結果

S-box	Area [GE]	Randomness [bit]	Clock Cyles	Security
[Moradi2011]	4244	48	5	1 st -order
[Bilgin2014]	3003	44	3	1 st -order
[Bilgin2015]	2224	32	3	1 st -order
This Paper	7849	126	6	2 nd -order

• 2nd-orderに対するセキュリティ

IPA

Java Card Virtual Machine Compromising from a Bytecode Verified Applet

Julien Lancia¹ and Guillaume Bouffard²

¹THALES Communications and Security S.A.S ²Agence Nationale de la Sécurité des Systèmes d'Informations (ANSSI) Java Card Virtual Machine Compromising from a Bytecode Verified Applet



- Java CardのByte Code Verifierに未チェック項目
- Byte Code Verifierを通るコードで、不正なネイティブ メソッド呼び出しが可能になる
- 2015年9月に出されたOracleのパッチ (version 3.0.5u1)で対策された
- それより前のバージョンには脆弱性あり

IPA

Misuse of Frame Creation to Exploit Stack Underflow Attacks on Java Card

Benoit, Laugier and Tiana, Razafindralambo

Department of Electrical Engineering-ESAT/COSIC and iMinds, KU Leuven

https://eprint.iacr.org/2015/727



- フレームとは、データや途中経過、メソッドの返り値を格納するための領域である
- メソッドが呼び出されるたびに生成される
- フレームはJava VMのスタック上に確保される
- 各フレームはそれぞれローカル変数やオペラ ンドスタックを保持している
- フレームサイズは、コンパイル時に決定される



- メソッド呼び出し時にフレームが作成される時に、フレームサイズを改ざんすると、前のフレームとオーバーラップしたフレームが生成される
 - Fault attackでそれを引き起こす









• 壊れたフレームを生成して攻撃



IPA

A Semi-Parametric Approach for Side-Channel Attacks on Protected RSA Implementations

Guilherme Perin and Łukasz Chmielewski

Riscure BV



- 対策ありのRSAの実装に対するサイドチャネ
 ル攻撃のフレームワーク
 - Message Blinding
 - Exponent Blinding





- 秘密情報が測定ごとに等しいことを仮定
- Horizontal side-channel attack





Learning Phase

- Unsupervised LearningによるLeakage Assessment
 - トレースのセットを入力として、Point of Interestを見つける
- Horizontal Attack
 - Point of Interestとトレースのセットを入力として、指数の近似を求める
- Point of Interestの選択を最適化
 - ・ 指数の近似、トレースを入力として、
 - t-testによってPoint of Interestの精度を高める
 - 精度を高めたPoint of Interestを入力としてHorizontal Attackを繰り返して、指数の近似 精度を高める

Attacking Phase

- 最終的な確率の計算
 - トレースのセットと精度を高めた指数を入力として、モジュロ演算における最終的な(それが2乗演算である)確率を求める
- エラー検出と訂正
 - 1つのトレースに対して、精度を高めた指数と最終的な確率を入力として、
 正しい指数、あるいはエラーを返す





- 1個のトレースはからはかなりの情報漏れがある
- 十分なデータを復元できる
- 改善の余地は多くある

IPA

Precise Laser Fault injections into 90nm and 45nm SRAM-cells

Bodo Selmke¹, Stefan Brummer¹, Johann Heyszl¹, and Georg Sigl²

¹Fraunhofer Institute for Applied and Integrated Security ²Technische Universität München, Department of Electrical and Computer Engineering



- フォールトアタックは、正確なフォールトインジェクションを要求する
- 今日のフィーチャーサイズのチップに対して、
 どれくらい正確にフォールトを起こすことができるだろうか?



- FPGAのBlock RAM (BRAM)を攻撃対象にする
- 以下のチップをテスト
 - 90nm: Xilinx Spartan-3A
 - 45nm: Xilinx Spartan-6

IJΔ

• Spartan-6 (90nm)での結果



IРА

Spartan-6 (45nm)での結果 Address = 0, Bit = 0Address = 4. Bit = 0no faults 40 3.0 3.0 other bit(s) 2.0 2.0 toggle + other bit(s) 1.0 1.0 Pulse energy: 1nJ toggle 변 .u 0.0 y in µm 0.0 rst + other bit(s) -1.0 -1.0 rst -2.0 -2.0 set + -3.0 -3.0 other bit(s) set -4.0 -4.0 -4.0 -3.0 -2.0 -1.0 0.0 1.0 2.0 3.0 4.0 -4.0 -3.0 -2.0 -1.0 0.0 1.0 2.0 3.0 4.0 x in µm x in µm Address = 0, Bit = 1Address = 4. Bit = 14.0 4.0 no faults Pulse energy: 1nJ 3.0 3.0 other bit(s) 2.0 2.0 データ依存 toggle + other bit(s) 1.0 1.0 toggle in µm щ 0.0 0.0 rst + other bit(s) -1.0 -1.0 rst -2.0 -2.0 set + -3.0 -3.0 other bit(s) set -4.0 -4.0 -4.0 -3.0 -2.0 -1.0 0.0 1.0 2.0 3.0 -4.0 -3.0 -2.0 -1.0 2.0 3.0 4.0 0.0 1.0 4.0

x in um

IPA

49

x in µm



◆ 結論

- Spartan-3A (90nm)
 - 90nmサイズに対して、単一ビットフォールトは十分可能
 - 特定のビットを特定の値にセットすることが可能
 → 最も制限的なフォールトモデルが適用可能
- Spartan-6 (45nm)
 - 単一ビットのセットはまだ可能であるが成功率は落ちる
 - 隣接したビットに影響が及ぶことが多い
 - 単一ビットフォールトが起こせるかどうかはデータ依存

IPA

From Code Review to Fault Injection Attacks: Filling the Gap using Fault Model Inference

Louis Dureuil^{1,2,3}, Marie-Laure Potet^{1,3}, Philippe de Choudens^{1,2}, Cécile Dumas^{1,2}, and Jessy Clédière^{1,2}

¹Univ. Grenoble Alpes ²CEA, LETI, MINATEC Campus ³CNRS, VERIMAG



 Common Criteria (ISO/IEC 15408)における、スマートカード と類似デバイスの脆弱性評価

値の範囲	次の攻撃能力を持つ攻撃者 に対するTOEの抵抗力
0~15	レート付けなし
16~20	基本
21~24	基本強化
25~30	中
31以上	高

[CCD13] より **TOE:** Target Of Evaluation

	識別	悪用
1時間未満	0	0
1日未満	1	3
1週間未満	2	4
1力月未満	3	6
	5	8
	*	*
	0	0
	2	2
エキスパート	5	4
複数のエキスパート	7	6
 TOEの知識		
公開	0	0
制限	2	2
秘密	4	3
危機的	6	5
非常に重要なハードウェア設計	9	該当なし
TOEへのアクセス		
10サンプル未満	0	0
30サンプル未満	1	2
100サンプル未満	2	4
100サンプルを超える	3	6
非現実的	*	*
機器		
なし	0	0
標準	1	2
	3	4
特別注文	5	6
複数の特別注文	7	8
オープンサンプル		
	0	該当なし
	2	該当なし
	4	該当なし
	6	該当なし

2



- Common Criteriaにおける脆弱性評価
 - 侵入テスト
 - 攻撃を成功させようと試みる
 - ・ 攻撃成功への所要時間(ET): 所要時間は評価の尺度のひとつ
 - コード解析
 - あるフォールトモデルを用いてアタックパスを探求
 - ・ 攻撃の成功率(T=Fs/F)をはじき出す





- Device Level
 - 評価対象と攻撃の装置に紐づいたフォールトモデルの特性を示す
 - ・ 攻撃のパラメタに基づいて可能な フォールトを記述
 - それぞれの種類のフォールト発生の確率を関連付ける
 - → Probablistic Fault Model (PFM)
- Application Level
 - フォールトインジェクションシミュレ ータをPFMと結びつける
 - 入力としてのPFM: アプリケーション
 への攻撃の精密なテスト
 - 出力としてのPFM: アプリケーションの堅牢さの定量化





• 実験結果

- *V*: Vulnerability rate
- $T = \frac{|F_s'|}{|F'|}$: Traditional vulnerability rate
- φ : physical success rate from experiments on cards

Card	Command	\mathcal{V}	\mathcal{T}	arphi	$\mid \mathcal{P}' \mid$
Α	VerifyPIN	2.35×10^{-5}	3.2×10^{-2}	3.40×10^{-5}	5883
Α	SecureVerifyPIN	2.08×10^{-6}	$8.5 imes 10^{-5}$	0	5000
Α	GetChallenge	2.01×10^{-5}	1.75×10^{-3}	$2.94 imes 10^{-5}$	6800
Α	SecureGetChallenge	$7.1 imes 10^{-7}$	2.74×10^{-6}	0	3000
В	GetChallenge	$1.1 imes10^{-3}$	$1.2 imes 10^{-3}$	$1.4 imes 10^{-3}$	231
В	SecureGetChallenge	0	2.14×10^{-4}	0	833

Rating criteria for several implementations on various cards



実験結果

- Attack PotentialにおけるElapsed Time(所要時間)の要素: (s × 𝒛)⁻¹
- Card A: s = 1.27 attacks $\cdot s^{-1}$
- Card B: s = 3.30 attacks $\cdot s^{-1}$

Card	Command	$(s \times \mathcal{V})^{-1}$ (ET)	$(s \times T)^{-1}$ (ET)	$(s \times \varphi)^{-1}$ (ET)
A	VerifyPIN	8h (3)	24s (0)	6h (3)
A	SecureVerifyPIN	1w (4)	2.5h (3)	$> 3d (\geq 4)$
A	GetChallenge	10h (3)	7min (0)	7.4h (3)
A	SecureGetChallenge	2w (6)	3.5d (4)	$> 3d (\geq 4)$
В	GetChallenge	5min (0)	5min (0)	5min (0)
B	SecureGetChallenge	not practical (_)	20min (3)	$> 3d (\geq 4)$

Comparison of (predicted) elapsed times

所要時間 (Elapsed Time)	悪用 (Exploitation Rating)
< 1時間	0
<1日	3
< 1週間	4
< 1か月	6
> 1か月	8
Not Practical	-



 この手法の、Application of Attack Potential の脆弱性評価の各要素への適用可能性

要素	\mathcal{V}
所要時間	\checkmark
熟練度	部分的 (<i>Pr(p):</i> 攻撃パラメタpを選択する確率)
TOEの知識	部分的 (Pr(p): 攻撃パラメタpを選択する確率)
TOEへのアクセス	—
装置	部分的 (_{ℳ_{d,e}: フォールトモデル)}
オープンサンプル	—

IPA

The not-so-distant future: Distance-bounding protocols on smartphones

Sébastien Gambs¹, Carlos Eduardo Rosar Kós Lassance², and Cristina Onete³

¹Université de Rennes 1 - Inria ²Université de Rennes 1 / Télécom Bretagne ³Inria / INSA Rennes

The not-so-distant future: Distancebounding protocols on smartphones





Distance-Bounding Protocol

- VerifierとProverとの物理的な距離が近い場合のみ認証を許可する
- 信号遅延時間で判断する

The not-so-distant future: Distancebounding protocols on smartphones



- Distance-bounding protocolの、スマートフォンでRFIDタグエミュレーションモードを動かしている場合での実装可能性を探求
- ハードウェア(SIMカード、携帯電話のプロセッサ)の変更なしのAndroid端末を対象とする
- 実装してみた結果: relay attackで1.5ms以上の遅延が引き起こされるのであれば、relay attackを十分検出できる



まとめ





- Common Criteria流評価
 - Fault Injection攻撃耐性の評価を、Application of Attack Potential to Smartcardsのレーティング算出につなげたことは注目に値する
- Threshold Implementationの研究が盛んである
 - 2nd order attackに対するセキュリティを主張した実装例
- Java Cardへの攻撃
 - 攻撃方法についていろいろ研究されている
- 対策ありのRSAの実装への攻撃
 - Message Blinding/Exponent Blindingの対策ありのRSA実装に対しての攻撃 が研究されている
 - いろいろな乗算方式に対する攻撃についても将来的な研究動向に注目
- 45nmプロセスのチップへの攻撃
 - レーザー攻撃による単ービットのセットは、45nmプロセスのチップに対しても手が届く範囲である





- [FIPS197] National Institute of Standards and Technology (NIST): Advanced Encryption Standard (AES) FIPS Publication 197. <u>http://csrc.nist.gov/publications/fips/fips197/fips-197.pdf</u>, Nov 2001 AESの定義
- [CCD13] Application of Attack Potential to Smartcards, Joint Interoretation Library, <u>http://www.commoncriteriaportal.org/files/supdocs/CCDB-2013-05-002.pdf</u>
 日本語訳 (参考): スマートカードへの攻撃能力の適用, <u>https://www.ipa.go.jp/security/jisec/hardware/documents/CCDB-2013-05-002_J.pdf</u>
 Common Criterialこおけるハードウェア評価についてのサポート文書
- [CD05] Canright, D.: A Very Compact S-Box for AES. <u>http://www.iacr.org/archive/ches2005/032.pdf</u> Canrightの非常にコンパクトなAESのS-Box実装
- [NS06] Nikova, S., Rechberger, C., Rijmen, V.: Threshold Implementations Against Side-Channel Attacks and Glitches. <u>https://securewww.esat.kuleuven.be/cosic/publications/article-847.pdf</u> AESのThreshold Implementation について
- CARDIS 2015 Program
 <u>https://wiki.crypto.rub.de/cardis15/program.html</u>
 プレゼンテーションスライドがダウンロード可能