

# 詳細評価報告書

## TOYOCRYPT-HS1 H/W 実装評価

---

平成13年1月10日

## 暗号 H/W 実装

### 1 . 目的

C プログラムで記述された暗号アルゴリズムを、FPGA (ハードウェア) に実装します。

### 2 . 概要

#### 2 . 1 暗号アルゴリズム

C で作成された、「032Call61.c」および「032Call62.c」のプログラムを H/W に実装します。

#### 2 . 2 H/W 設計方針

- ・ H/W 設計記述言語は、VerilogHDL を使用
- ・ 「032Call61.c」は回路規模優先、「032Call62.c」は実行速度優先
- ・ H/W への実装範囲は、暗号と復号の処理部分 (Key\_Setup は含みません)
- ・ ターゲットデバイスは、アルテラ社の「EP20K600E」

### 3 . 使用ツール

- ・ ModelSim VHDL/Verilog Version 5.4e (Model Technology)
- ・ LeonardoSpectrum Level 1 Altera - v1999.1j (Exemplar Logic, Inc.)

### 4 . 資料

#### 4 . 1 C プログラム

「032Call61.c」および「032Call62.c」のプログラムリストを、それぞれ「list-1」「list-2」として添付します。

#### 4 . 2 VerilogHDL ソース

「call61\_1.v」および「call62\_1.v」のソースリスト(抜粋)を、それぞれ「list-3」「list-4」として添付します。

## 5 . 結果

「ModelSim」を使用して、シミュレーションを実行し、「Cプログラム」の実行結果と同じデータ（暗号と復号のデータ）が得られることを確認しました。  
論理合成ツールの結果（抜粋）を、「list-5」および「list-6」として添付します。

FPGAによる評価結果を以下に示します。

### 5 . 1 「call61\_1.v」

- 1) 動作クロック : 58 . 1 MHz
- 2) 実行速度 : 50 . 248 MBPS ( 32 bit / 37クロック)
- 3) 回路規模 : 11883 / 24320 L C s

### 5 . 2 「call62\_1.v」

- 1) 動作クロック : 45 . 2 MHz
- 2) 実行速度 : 1446 . 4 MBPS ( 32 bit / 1クロック)
- 3) 回路規模 : 16144 / 24320 L C s

### 5 . 3 評価結果の見積もり条件

- 1) 実行速度の見積もりには、Keyデータの設定時間は含みません。  
実際の動作には、Key設定用データの書き込みが必要です。
- 2) 動作クロックと回路規模の見積もりは、「LeonardoSpectrum」の実行結果です。

## 6 . F P G A仕様

### 6 . 1 「call61\_1.v」

#### ( 1 ) 入出力信号

CLOCK : 入力 System\_Clock  
nRESET : 入力 System\_Reset  
PTCT : 入力 入力データ(32bit)  
RADR : 入力 Key設定用レジスタ・アドレス(9bit)  
RDIN : 入力 Key設定用レジスタ・データ(32bit)  
RWRITE : 入力 Key設定用書き込み信号  
PRSTART : 入力 シーケンス開始信号  
PREND : 出力 シーケンス終了信号  
RESULT : 出力 出力データ(32bit)

#### ( 2 ) Key設定用レジスタのアドレス


レジスタへの書き込みデータは、RADR = 0 ~ 127については「Key Setup」処理後のデータとし、それ以降は「fixed」のKeyデータとなり、以下に示します。

RADR = 0 ~ 127 : r[0] ~ r[127]


RADR = 128 ~ 131 : fixed[0] ~ fixed[3]

#### ( 3 ) タイミングチャート

##### 1) Key設定用データの書き込み



##### 2) 暗号(または復号)処理



## 6.2 「call62\_1.v」

### (1) 入出力信号

CLOCK : 入力 System\_Clock  
nRESET : 入力 System\_Reset  
PTCT : 入力 入力データ(32bit)  
RADDR : 入力 Key設定用レジスタ・アドレス(9bit)  
RDIN : 入力 Key設定用レジスタ・データ(32bit)  
RWRITE : 入力 Key設定用書き込み信号  
PRSTART : 入力 シーケンス開始信号(入力データのイネーブル)  
PREND : 出力 シーケンス終了信号(出力データのイネーブル)  
RESULT : 出力 出力データ(32bit)

### (2) Key設定用レジスタのアドレス


レジスタへの書き込みデータは、RADDR = 0 ~ 127については「Key Setup」処理後のデータとし、それ以降は「fixed」のKeyデータとなり、以下に示します。

RADDR = 0 ~ 127 : r[0] ~ r[127]


RADDR = 128 ~ 255 : fixed[0] ~ fixed[255]

### (3) タイミングチャート

#### 1) Key設定用データの書き込み



#### 2) 暗号(または復号)処理



A . 添付資料

「list-1」 : 論理合成の対象部分のみを、「032Call61.c」から抜粋して記載します。

転載の許可を得ていないので、省略します

「list-2」 : 論理合成の対象部分のみを、「032Call62.c」から抜粋して記載します。

転載の許可を得ていないので、省略します

「List-3」 : 「call61\_1.v」から抜粋して記載します。

ここから始まり

```
always @(posedge CLOCK or negedge nRESET) begin
  if (nRESET == 1'b0) RESULT <= 32'h00000000;
  else if ((PRSTART == 1'b1) && (CKSTART == 1'b0))
    RESULT <= PTCT ^ W5GATE;
end
assign W1GATE = RREG[127];
assign X1GATE = RREG[62] & RREG[61] & RREG[60] & RREG[59] &
  RREG[58] & RREG[57] & RREG[56] & RREG[55] &
  RREG[54] & RREG[53] & RREG[52] & RREG[51] &
  RREG[50] & RREG[49] & RREG[48] & RREG[47] &
  RREG[46] & RREG[45] & RREG[44] & RREG[43] &
  RREG[42] & RREG[41] & RREG[40] & RREG[39] &
  RREG[38] & RREG[37] & RREG[36] & RREG[35] &
  RREG[34] & RREG[33] & RREG[32] & RREG[31] &
  RREG[30] & RREG[29] & RREG[28] & RREG[27] &
  RREG[26] & RREG[25] & RREG[24] & RREG[23] &
  RREG[22] & RREG[21] & RREG[20] & RREG[19] &
  RREG[18] & RREG[17] & RREG[16] & RREG[15] &
  RREG[14] & RREG[13] & RREG[12] & RREG[11] &
  RREG[10] & RREG[9] & RREG[8] & RREG[7] &
  RREG[6] & RREG[5] & RREG[4] & RREG[3] &
  RREG[2] & RREG[1] & RREG[0];
assign W2GATE = W1GATE ^ X1GATE;
assign X2GATE = RREG[DEG17_16] & RREG[DEG17_15] & RREG[DEG17_14] &
  RREG[DEG17_13] & RREG[DEG17_12] & RREG[DEG17_11] &
  RREG[DEG17_10] & RREG[DEG17_9] & RREG[DEG17_8] &
  RREG[DEG17_7] & RREG[DEG17_6] & RREG[DEG17_5] &
  RREG[DEG17_4] & RREG[DEG17_3] & RREG[DEG17_2] &
  RREG[DEG17_1] & RREG[DEG17_0];
assign W3GATE = W2GATE ^ X2GATE;
assign W4GATE = W3GATE ^ (RREG[DEG4_3] & RREG[DEG4_2] &
  RREG[DEG4_1] & RREG[DEG4_0]);
assign W5GATE = (((((((((( (((((((((( ((((((((((
```

((((( W4GATE ^ (RREG[62+63] & RREG[BP\_62])) ^  
(RREG[61+63] & RREG[BP\_61])) ^  
(RREG[60+63] & RREG[BP\_60])) ^  
(RREG[59+63] & RREG[BP\_59])) ^  
(RREG[58+63] & RREG[BP\_58])) ^  
(RREG[57+63] & RREG[BP\_57])) ^  
(RREG[56+63] & RREG[BP\_56])) ^  
(RREG[55+63] & RREG[BP\_55])) ^  
(RREG[54+63] & RREG[BP\_54])) ^  
(RREG[53+63] & RREG[BP\_53])) ^  
(RREG[52+63] & RREG[BP\_52])) ^  
(RREG[51+63] & RREG[BP\_51])) ^  
(RREG[50+63] & RREG[BP\_50])) ^  
(RREG[49+63] & RREG[BP\_49])) ^  
(RREG[48+63] & RREG[BP\_48])) ^  
(RREG[47+63] & RREG[BP\_47])) ^  
(RREG[46+63] & RREG[BP\_46])) ^  
(RREG[45+63] & RREG[BP\_45])) ^  
(RREG[44+63] & RREG[BP\_44])) ^  
(RREG[43+63] & RREG[BP\_43])) ^  
(RREG[42+63] & RREG[BP\_42])) ^  
(RREG[41+63] & RREG[BP\_41])) ^  
(RREG[40+63] & RREG[BP\_40])) ^  
(RREG[39+63] & RREG[BP\_39])) ^  
(RREG[38+63] & RREG[BP\_38])) ^  
(RREG[37+63] & RREG[BP\_37])) ^  
(RREG[36+63] & RREG[BP\_36])) ^  
(RREG[35+63] & RREG[BP\_35])) ^  
(RREG[34+63] & RREG[BP\_34])) ^  
(RREG[33+63] & RREG[BP\_33])) ^  
(RREG[32+63] & RREG[BP\_32])) ^  
(RREG[31+63] & RREG[BP\_31])) ^  
(RREG[30+63] & RREG[BP\_30])) ^  
(RREG[29+63] & RREG[BP\_29])) ^  
(RREG[28+63] & RREG[BP\_28])) ^



```

(RREG[27+63] & RREG[BP_27])) ^
(RREG[26+63] & RREG[BP_26])) ^
(RREG[25+63] & RREG[BP_25])) ^
(RREG[24+63] & RREG[BP_24])) ^
(RREG[23+63] & RREG[BP_23])) ^
(RREG[22+63] & RREG[BP_22])) ^
(RREG[21+63] & RREG[BP_21])) ^
(RREG[20+63] & RREG[BP_20])) ^
(RREG[19+63] & RREG[BP_19])) ^
(RREG[18+63] & RREG[BP_18])) ^
(RREG[17+63] & RREG[BP_17])) ^
(RREG[16+63] & RREG[BP_16])) ^
(RREG[15+63] & RREG[BP_15])) ^
(RREG[14+63] & RREG[BP_14])) ^
(RREG[13+63] & RREG[BP_13])) ^
(RREG[12+63] & RREG[BP_12])) ^
(RREG[11+63] & RREG[BP_11])) ^
(RREG[10+63] & RREG[BP_10])) ^
(RREG[9+63] & RREG[BP_9])) ^
(RREG[8+63] & RREG[BP_8])) ^
(RREG[7+63] & RREG[BP_7])) ^
(RREG[6+63] & RREG[BP_6])) ^
(RREG[5+63] & RREG[BP_5])) ^
(RREG[4+63] & RREG[BP_4])) ^
(RREG[3+63] & RREG[BP_3])) ^
(RREG[2+63] & RREG[BP_2])) ^
(RREG[1+63] & RREG[BP_1])) ^
(RREG[0+63] & RREG[BP_0]));

```

途中省略

```

always @(posedge CLOCK or negedge nRESET) begin
  if (nRESET == 1'b0) RREG[0] <= 32'h00000000;
  else if ((RADR == 9'd0) && (RWRITE == 1'b1))
    RREG[0] <= RDIN;
  else if (CKFLAG == 1'b1)
    RREG[0] <= RREG[127] & C0INI;
end

```

以下省略  
ここまで

「List-4」 : 「call62\_1.v」から抜粋して記載します。

ここから始まり

```
always @(posedge CLOCK or negedge nRESET) begin
  if (nRESET == 1'b0) RESULT <= 32'h00000000;
  else if (PRSTART == 1'b1)
    RESULT <= PTCT ^ W5GATE;
end

assign W1GATE = RREG[127];
assign X1GATE = RREG[62] & RREG[61] & RREG[60] & RREG[59] &
  RREG[58] & RREG[57] & RREG[56] & RREG[55] &
  RREG[54] & RREG[53] & RREG[52] & RREG[51] &
  RREG[50] & RREG[49] & RREG[48] & RREG[47] &
  RREG[46] & RREG[45] & RREG[44] & RREG[43] &
  RREG[42] & RREG[41] & RREG[40] & RREG[39] &
  RREG[38] & RREG[37] & RREG[36] & RREG[35] &
  RREG[34] & RREG[33] & RREG[32] & RREG[31] &
  RREG[30] & RREG[29] & RREG[28] & RREG[27] &
  RREG[26] & RREG[25] & RREG[24] & RREG[23] &
  RREG[22] & RREG[21] & RREG[20] & RREG[19] &
  RREG[18] & RREG[17] & RREG[16] & RREG[15] &
  RREG[14] & RREG[13] & RREG[12] & RREG[11] &
  RREG[10] & RREG[9] & RREG[8] & RREG[7] &
  RREG[6] & RREG[5] & RREG[4] & RREG[3] &
  RREG[2] & RREG[1] & RREG[0];

assign W2GATE = W1GATE ^ X1GATE;
assign X2GATE = RREG[DEG17_16] & RREG[DEG17_15] & RREG[DEG17_14] &
  RREG[DEG17_13] & RREG[DEG17_12] & RREG[DEG17_11] &
  RREG[DEG17_10] & RREG[DEG17_9] & RREG[DEG17_8] &
  RREG[DEG17_7] & RREG[DEG17_6] & RREG[DEG17_5] &
  RREG[DEG17_4] & RREG[DEG17_3] & RREG[DEG17_2] &
  RREG[DEG17_1] & RREG[DEG17_0];

assign W3GATE = W2GATE ^ X2GATE;
assign W4GATE = W3GATE ^ (RREG[DEG4_3] & RREG[DEG4_2] &
```

RREG[DEG4\_1] & RREG[DEG4\_0];

```
assign W5GATE = (((((((((( (((((((((( ((((((((((
((((((((((( (((((((((( ((((((((((
((( W4GATE ^ (RREG[62+63] & RREG[BP_62])) ^
    (RREG[61+63] & RREG[BP_61])) ^
    (RREG[60+63] & RREG[BP_60])) ^
    (RREG[59+63] & RREG[BP_59])) ^
    (RREG[58+63] & RREG[BP_58])) ^
    (RREG[57+63] & RREG[BP_57])) ^
    (RREG[56+63] & RREG[BP_56])) ^
    (RREG[55+63] & RREG[BP_55])) ^
    (RREG[54+63] & RREG[BP_54])) ^
    (RREG[53+63] & RREG[BP_53])) ^
    (RREG[52+63] & RREG[BP_52])) ^
    (RREG[51+63] & RREG[BP_51])) ^
    (RREG[50+63] & RREG[BP_50])) ^
    (RREG[49+63] & RREG[BP_49])) ^
    (RREG[48+63] & RREG[BP_48])) ^
    (RREG[47+63] & RREG[BP_47])) ^
    (RREG[46+63] & RREG[BP_46])) ^
    (RREG[45+63] & RREG[BP_45])) ^
    (RREG[44+63] & RREG[BP_44])) ^
    (RREG[43+63] & RREG[BP_43])) ^
    (RREG[42+63] & RREG[BP_42])) ^
    (RREG[41+63] & RREG[BP_41])) ^
    (RREG[40+63] & RREG[BP_40])) ^
    (RREG[39+63] & RREG[BP_39])) ^
    (RREG[38+63] & RREG[BP_38])) ^
    (RREG[37+63] & RREG[BP_37])) ^
    (RREG[36+63] & RREG[BP_36])) ^
    (RREG[35+63] & RREG[BP_35])) ^
    (RREG[34+63] & RREG[BP_34])) ^
    (RREG[33+63] & RREG[BP_33])) ^
    (RREG[32+63] & RREG[BP_32])) ^
    (RREG[31+63] & RREG[BP_31])) ^
```

```

(RREG[30+63] & RREG[BP_30])) ^
(RREG[29+63] & RREG[BP_29])) ^
(RREG[28+63] & RREG[BP_28])) ^
(RREG[27+63] & RREG[BP_27])) ^
(RREG[26+63] & RREG[BP_26])) ^
(RREG[25+63] & RREG[BP_25])) ^
(RREG[24+63] & RREG[BP_24])) ^
(RREG[23+63] & RREG[BP_23])) ^
(RREG[22+63] & RREG[BP_22])) ^
(RREG[21+63] & RREG[BP_21])) ^
(RREG[20+63] & RREG[BP_20])) ^
(RREG[19+63] & RREG[BP_19])) ^
(RREG[18+63] & RREG[BP_18])) ^
(RREG[17+63] & RREG[BP_17])) ^
(RREG[16+63] & RREG[BP_16])) ^
(RREG[15+63] & RREG[BP_15])) ^
(RREG[14+63] & RREG[BP_14])) ^
(RREG[13+63] & RREG[BP_13])) ^
(RREG[12+63] & RREG[BP_12])) ^
(RREG[11+63] & RREG[BP_11])) ^
(RREG[10+63] & RREG[BP_10])) ^
(RREG[9+63] & RREG[BP_9])) ^
(RREG[8+63] & RREG[BP_8])) ^
(RREG[7+63] & RREG[BP_7])) ^
(RREG[6+63] & RREG[BP_6])) ^
(RREG[5+63] & RREG[BP_5])) ^
(RREG[4+63] & RREG[BP_4])) ^
(RREG[3+63] & RREG[BP_3])) ^
(RREG[2+63] & RREG[BP_2])) ^
(RREG[1+63] & RREG[BP_1])) ^
(RREG[0+63] & RREG[BP_0]));

```

途中省略

```

always @(posedge CLOCK or negedge nRESET) begin
  if (nRESET == 1'b0) RREG[0] <= 32'h00000000;
  else if ((RADR == 8'd0) && (RWRITE == 1'b1))
    RREG[0] <= RDIN;

```

```
    else if (CKFLAG == 1'b1)
        RREG[0] <= RREG[127] & C0INI;
end

always @(posedge CLOCK or negedge nRESET) begin
    if (nRESET == 1'b0) RREG[1] <= 32'h00000000;
    else if ((RADR == 8'd1) && (RWRITE == 1'b1))
        RREG[1] <= RDIN;
    else if (CKFLAG == 1'b1)
        RREG[1] <= RREG[0] ^ (RREG[127] & C1INI);
end
```

以下省略

ここまで

「List-5」 : 「Exemplar.log」から抜粋して記載します。

ここから始まり

LeonardoSpectrum Level 1 Altera - v1999.1j (build 6.107, compiled Mar 26 2000 at 22:12:54)

Copyright 1990-1999 Exemplar Logic, Inc. All rights reserved.

Pass	LCs	Delay	DFFs	TRIs	PIs	POs	--CPU--
							min:sec
1	11915	23	4260	0	77	33	12:02

Using default wire table: apex20e\_default

-- Start timing optimization for design .work.CIPHER.INTERFACE

No critical paths to optimize at this level

\*\*\*\*\*

Device Utilization for EP20K600EBC652

\*\*\*\*\*

Resource	Used	Avail	Utilization
IOs	110	652	16.87%
LCs	11883	24320	48.86%
Memory Bits	0	311296	0.00%

-----

#### Clock Frequency Report

Clock	: Frequency
-------	-------------

-----

CLOCK	: 58.1 MHz
-------	------------

#### Critical Path Report

There are no paths that violate user specified options or constraints

ここまで

「List-6」 : 「Exemplar.log」から抜粋して記載します。

ここから始まり

LeonardoSpectrum Level 1 Altera - v1999.1j (build 6.107, compiled Mar 26 2000 at 22:12:54)

Copyright 1990-1999 Exemplar Logic, Inc. All rights reserved.

Pass	LCs	Delay	DFFs	TRIs	PIs	POs	--CPU--
							min:sec
1	16176	24	8225	0	76	33	09:50

Using default wire table: apex20e\_default

-- Start timing optimization for design .work.CIPHER.INTERFACE

No critical paths to optimize at this level

\*\*\*\*\*

Device Utilization for EP20K600EBC652

\*\*\*\*\*

Resource	Used	Avail	Utilization
IOs	109	652	16.72%
LCs	16144	24320	66.38%
Memory Bits	0	311296	0.00%

-----

#### Clock Frequency Report

Clock	: Frequency
-------	-------------

-----

CLOCK	: 45.2 MHz
-------	------------

#### Critical Path Report

There are no paths that violate user specified options or constraints

ここまで