

RISC-Vの拡張を仮想化できるハイパーバイザの開発

- ハイパーバイザによるエミュレーションとSailによる実装の自動生成 -



高名 典雅 (筑波大学 理工情報生命学術院)

2024年度 未踏IT人材発掘・育成事業

プロジェクトの背景 : RISC-V の拡張の乱立

オープンソースで公開されている命令セットアーキテクチャ (ISA) である RISC-V では、仕様を「拡張」という単位でモジュール化している。

「拡張」の策定自体は盛んに行われているが、これらがハードウェアに実装されることは少なく宙吊りの状態になっているものが多数存在する。

利用されている拡張 : 35/122

とにかく策定する

策定される
拡張の数




実際に使われる
拡張の数

策定されても使われない

RISC-V の「拡張」をハイパーバイザでエミュレーションする

ファームウェアと OS の間に「ハイパーバイザ」と呼ばれるソフトウェアを導入し、例外発生時にエミュレーションすることでハードウェアが「拡張」をサポートしているように見せかける。



システムがもたらす恩恵

- 拡張を容易に導入できることで今まで使われてこなかった既存の拡張を活用できる。
- 仕様策定の際に迅速にソフトウェアの開発者やユーザーに環境を提供することでフィードバックを得やすくし、エコシステムの開発を促進する。

<https://github.com/Alignof/hikami>

実装の自動化 : Sail の活用

[1]: <https://github.com/rem-s-project/sail>

ISA の仕様を記述できる言語 **Sail**^[1] を活用してデコーダとハイパーバイザモジュールの雛形を自動生成するツールを実装した。

これにより、実装の手間が大幅に削減され、バグや実装漏れを低減できるシステムの構築に成功した。

<https://github.com/Alignof/ozora>

