III.2.1.3 破壊型解析の対策

破壊型解析法の対策として，以下の方法を挙げることができる．

1. 周波数センサの強化
   CPUのクロックに同期して観測を行うプローブ解析は プロセッサの動作速度が遅くなる(数キロヘルツ程度)ほど容易になるため， 低周波アラームの装備がプローブ攻撃の対策として有効である． 高性能な周波数センサには，設定されたタイムリミットを超えて クロックに変化が起こらない場合にトリガーを出すタイプもあり， トリガーを検知したプロセッサは命令をリセットし， 全てのバスラインとレジスタを直ちにグランドレベルに落とす．

2. チップ表面の加工
   ニクロム線が組み込まれたIBMのABYSSチップのように 物理的に無理なアクセスが行われた場合にチップ自体を破壊する技術や， チップ表面にシリコンをコーティングすることで溶剤を用いた 化学的攻撃への耐性を高める技術等が知られている．

3. 読み取りにくいメモリの採用

   ROM

   ROMのビットパターンは拡散層にストアされているため チップ表面からの読み取りは通常困難であるが， 保護層が除去された場合の対策として アドレスバスをスクランブルするなどの方法がある．

   RAM

   観測の繰り返しを要するプローブ解析をRAMへ適用する際， アタッカーが電圧を変化させることで RAMのカウンタを容易にリセットしてしまうことも起こり得る． このような問題への対応策として， DRAM同様に読み出しによって電荷が消滅するFeRAMなどの 強誘電体デバイスの採用が有効となる．

4. 解析センサの採用
   ダミーのメッシュ状メタルレイヤを 回路上へ配置することもプローブ解析に対する対策として有効であり， スマートカード用のCPUであるST16SF48A, DS5002FPM, DS1954のようなバッテリー バッファ型のSRAM内蔵のセキュリティプロセッサなどで実装されている．

5. センスした情報に基づく情報の消去
   例えば上記メッシュセンサは割り込みや回路のショートを常にモニターし， 電源電圧の変化を検知した場合は直ちにROMへ0を書き込むことで プローブ解析を阻止している．

6. テスト回路の破壊
   工場出荷時の検査用として，プロービングによってバスラインや コントロールラインに直接アクセスするためのテスト回路が備わっており， これを悪用したプローブ解析を防止するため， 工場出荷時にはテスト回路を構造的に破壊することが重要である．

7. アーキテクチャレベルでの対策
   一般的でない命令セットやバススクランブル技術による 独自のセキュリティプロセッサの開発も 破壊型解析への対策として有効である． コストとのトレードオフを伴うが， チップ，暗号アルゴリズムなどの更新期間の短縮や， 単純な回路構成の採用を避けることによっても 安全性の向上が実現できる．