

# 暗号アルゴリズム「Hierocrypt-3」

## 詳細評価（HW実装評価）レポートサマリー

本報告は、ブロック暗号アルゴリズム Hierocrypt-3 のハードウェア実装評価を行ったものである。評価方針としては、SBOX、乗算器、加算器、ラウンド関数等といった基本的な機能を実現している個々のパーツ(以下、primitive)の評価(回路規模、処理速度等)を実施することによりアルゴリズム全体の性能を見積る方法で評価を行い、また、個々の primitive においては、実際の LSI 作成に則した条件を付加して評価を行うことを前提にしている。この方針のもとに、評価期間の制約から、特定のアルゴリズムだけを最適化することはせずに、アルゴリズムを全て実装（回路規模は大きくても構わない）し、クリティカルパス長の短縮（処理速度向上）を重視して評価を行った。

本報告で用いる評価環境は、我々が H/W 評価経験のある三菱 0.35  $\mu\text{m}$  CMOS ASIC ライブラリを用い、回路記述には Verilog-HDL、Synthesis には Design Compiler を用い、回路規模(ゲート数)およびクリティカルパス長、処理速度等の性能見積を行った。

以上のような条件で評価した結果、以下のような結果となった。なお、アルゴリズムの処理速度を見積るため、本報告ではクリティカルパスに鍵スケジュールは含まれていないことに注意する。

	回路規模[Gate]	クリティカルパス[ns]
データランダムイズ部	538078	75.55
鍵スケジュール部	186302	45.22
アルゴリズム全体	724380	75.55

回路規模[Gate]	クリティカルパス[ns]	処理速度[Mbps]
724380	75.55	1694.24

Hierocrypt-3 は、約 1.7Gbps の処置速度であることから、128 ビット暗号として AES に採用された Rijndael 等と比較した場合、高速なアルゴリズムであると言える。しかし、回路規模に関しては、SPN 構造を採用しており、暗号化と復号化で共通の構成を採用できないため、約 653Kgate と非常に大きく、小型化実装を考慮したとしても、IC カードや携帯端末などの小型なデバイスを使用するアプリケーションには向いていないアルゴリズムであると考えられる。