IPA


公募結果一覧へ





2005年度下期 未踏ソフトウェア創造事業  採択案件概要


 



1.担当PM

   高田 浩和 (株式会社ルネサステクノロジ システムコア技術統括部 CPU開発第二部)



2.採択者氏名


開発代表者

 佐々木 慶文 (石巻専修大学 理工学部 講師)

共同開発者

 なし


3.プロジェクト管理組織


  株式会社 オープンテクノロジーズ



4.採択金額


  5,800,000



5.テーマ名


  ユビキタス並列アプリケーション用プロトタイピング環境の開発



6.関連Webサイト


  なし



7.申請テーマ概要

 次世代ユビキタスコンピューティング環境においては、身近に存在する組込み機器による分散・協調並列処理がキーテクノロジとなることが予想され、そのような並列処理技術に基づくユビキタスアプリケーションを開発するためのプロトタイピング環境の整備が重要となる。これに対し、本研究代表者はこれまでに、ユビキタスコンピューティングクラスタと呼ぶプロトタイピング環境を開発してきた。

 本開発テーマは、上記の研究を発展させるものであり、将来、普及されることが予想されるマルチコア組込みCPUによる分散・協調並列処理に基づくユビキタスアプリケーションのためのプロトタイピング環境を開発するものである。プロトタイピング環境には、
    (i)マルチコア組込みCPUによるクラスタ計算機、
    (ii)プロトタイピング支援ツール(固定小数点演算関数の自動生成ツール)、
    (iii)プロトタイピング支援関数ライブラリ(画像照合関数ライブラリ)
を含む。このうち(ii)および(iii)については、一般的な組込みシステムの開発においても、支援ツールとして有用性が高いと考えられる。

 開発したプロトタイピング環境については、組込みCPUに基づく分散・協調並列処理という概念を広く普及させるとともに、誰もがプロトタイピングを行えるようにWEB上で公開する予定である。



8.採択理由

  申請者はこれまで、各種組み込みCPUを搭載した評価ボードによる組み込みLinuxクラスタシステムを構築し、分散・協調並列処理の研究を進めてきている。今回さらにその研究を発展させる形で、マルチコア組み込みCPUによるクラスタ計算機を開発し、画像処理アプリケーション等をクラスタ上で容易に作成するためのプロトタイピング支援環境を作成するとの提案である。組み込み機器に搭載されたCPUによる分散・協調並列処理は、ユビキタスコンピューテイング環境における並列処理クラスタの構築において重要な技術であるが、従来そのような組み込みCPUクラスタシステム上でのアプリケーション開発を支援するようなツールは無かった。これは、これまで科学技術計算のような一部のアプリケーションで使用されることの多かったクラスタシステムの幅広い応用にも道を拓く技術であると考えられ、開発の成果に期待し、採択とした。


  ページトップへ   






  Copyright(c) Information-technology Promotion Agency, Japan. All rights reserved 2004